1. 電流環(huán)延遲的根源與四種采樣策略的全局拆解搞過(guò)FOC磁場(chǎng)定向控制的人都有一個(gè)共同的體感明明電流環(huán)的PI參數(shù)已經(jīng)調(diào)到臨界振蕩了帶寬還是上不去動(dòng)態(tài)響應(yīng)總是慢半拍。很多人第一反應(yīng)是“PI沒(méi)調(diào)好”或者“PWM頻率不夠高”但真正把問(wèn)題挖到底你會(huì)發(fā)現(xiàn)根源往往不在控制器本身而在采樣與更新的時(shí)序策略上。這個(gè)項(xiàng)目標(biāo)題里提到的SSSU、DSDU、SSDU、DSSU說(shuō)白了就是四種不同的“采樣時(shí)刻”和“占空比更新時(shí)刻”的組合方式。它們直接決定了電流環(huán)從“采樣到電流”到“新占空比生效”之間到底隔了多長(zhǎng)時(shí)間。這個(gè)時(shí)間就是電流環(huán)延遲的核心來(lái)源也是決定電流環(huán)帶寬上限的硬約束。我見(jiàn)過(guò)太多工程師在調(diào)試無(wú)感FOC或者PMSM驅(qū)動(dòng)時(shí)把注意力全放在觀測(cè)器帶寬、PLL參數(shù)、轉(zhuǎn)子初始位置檢測(cè)上結(jié)果電流環(huán)本身的延遲沒(méi)算清楚導(dǎo)致整個(gè)控制鏈路出現(xiàn)莫名其妙的相位滯后。尤其是在峰岹這類集成方案或者自研的FOC算法中采樣策略選錯(cuò)了后面怎么調(diào)都是事倍功半。這篇文章適合誰(shuí)看如果你正在做FOC電流環(huán)設(shè)計(jì)不管是二電阻采樣還是三電阻采樣不管是有感還是無(wú)感FOC只要你關(guān)心電流環(huán)帶寬、動(dòng)態(tài)響應(yīng)、以及為什么自己的PI參數(shù)總是調(diào)不上去那這四種策略的拆解就值得你花時(shí)間看完。我會(huì)從時(shí)序圖開(kāi)始把每種策略的延遲來(lái)源、適用場(chǎng)景、以及實(shí)際調(diào)試中的坑一個(gè)一個(gè)講清楚。2. 四種采樣-更新策略的核心原理與時(shí)序拆解2.1 先搞清楚“采樣”和“更新”到底指什么在FOC的電流環(huán)里有兩個(gè)關(guān)鍵動(dòng)作電流采樣和占空比更新。電流采樣就是在某個(gè)時(shí)刻讀取相電流經(jīng)過(guò)Clarke/Park變換得到Id/Iq占空比更新就是把PI控制器算出來(lái)的新占空比寫入PWM比較寄存器讓新的電壓矢量生效。這兩個(gè)動(dòng)作發(fā)生在PWM周期的不同時(shí)刻組合起來(lái)就有四種典型策略。命名規(guī)則也很直觀第一個(gè)字母表示采樣時(shí)刻SSingle單次采樣DDouble雙次采樣第二個(gè)字母表示更新時(shí)刻SSingle單次更新DDouble雙次更新。但實(shí)際工程中這個(gè)命名更多是在描述“采樣點(diǎn)相對(duì)于PWM周期中心的位置”和“更新點(diǎn)相對(duì)于PWM周期邊界的位置”。注意不同廠商和文獻(xiàn)對(duì)SSSU/DSDU的命名可能有細(xì)微差異但核心邏輯是一致的——采樣時(shí)刻和更新時(shí)刻的配對(duì)方式?jīng)Q定了延遲。2.2 SSSU單采樣單更新最基礎(chǔ)也最容易被誤用SSSU的全稱是Single Sample Single Update。典型實(shí)現(xiàn)是在每個(gè)PWM周期的計(jì)數(shù)器下溢中斷或上溢中斷觸發(fā)電流采樣然后在同一個(gè)中斷里完成PI計(jì)算并立即更新占空比。這種策略的時(shí)序是這樣的PWM計(jì)數(shù)器從0開(kāi)始往上數(shù)到達(dá)峰值后往下數(shù)在過(guò)零點(diǎn)下溢時(shí)觸發(fā)中斷。中斷里先采樣電流然后算PI最后寫比較寄存器。新占空比會(huì)在下一個(gè)PWM周期生效。延遲分析從采樣時(shí)刻到新占空比生效中間隔了大約一個(gè)完整的PWM周期。如果PWM頻率是10kHz那延遲就是100微秒。這個(gè)延遲在電流環(huán)里是非?？捎^的它會(huì)直接吃掉相位裕度限制帶寬。我實(shí)測(cè)過(guò)用SSSU策略時(shí)電流環(huán)帶寬很難超過(guò)PWM頻率的1/10。10kHz PWM下帶寬做到1kHz就已經(jīng)開(kāi)始振蕩了。這不是PI參數(shù)的問(wèn)題是時(shí)序結(jié)構(gòu)決定的。2.3 DSDU雙采樣雙更新延遲最小的方案DSDU是Double Sample Double Update。它在PWM周期的峰值和谷值都觸發(fā)采樣和更新。也就是說(shuō)一個(gè)PWM周期內(nèi)電流環(huán)跑了兩次。具體時(shí)序計(jì)數(shù)器到峰值時(shí)觸發(fā)第一次中斷采樣電流、算PI、更新占空比計(jì)數(shù)器到谷值時(shí)觸發(fā)第二次中斷同樣采樣、計(jì)算、更新。這樣每個(gè)PWM周期有兩個(gè)采樣點(diǎn)電流環(huán)的等效采樣頻率翻倍。延遲分析從采樣到更新生效延遲大約是半個(gè)PWM周期。10kHz PWM下延遲降到50微秒。電流環(huán)帶寬可以做到PWM頻率的1/5甚至更高。但DSDU有個(gè)硬性條件采樣時(shí)刻必須避開(kāi)開(kāi)關(guān)噪聲。在峰值和谷值采樣時(shí)如果PWM占空比接近0%或100%采樣窗口會(huì)被開(kāi)關(guān)噪聲污染。所以DSDU通常需要配合最小脈寬限制或者采樣窗口調(diào)整。2.4 SSDU單采樣雙更新折中方案SSDU是Single Sample Double Update。采樣只在PWM周期的某一個(gè)點(diǎn)進(jìn)行通常是谷值但占空比更新在峰值和谷值都做。這種策略的時(shí)序谷值中斷里采樣電流算一次PI然后這個(gè)計(jì)算結(jié)果會(huì)在峰值和谷值兩個(gè)時(shí)刻分別更新。也就是說(shuō)一個(gè)采樣周期對(duì)應(yīng)兩次更新但只有一次新的電流信息。延遲分析從采樣到第一次更新生效延遲是半個(gè)PWM周期到第二次更新生效延遲是一個(gè)半PWM周期。平均延遲介于SSSU和DSDU之間。SSDU的好處是減少了ADC采樣次數(shù)對(duì)ADC資源緊張或者采樣窗口受限的場(chǎng)景比較友好。但缺點(diǎn)是電流環(huán)的等效采樣率沒(méi)有提升帶寬提升有限。2.5 DSSU雙采樣單更新信息多但更新慢DSSU是Double Sample Single Update。在峰值和谷值都采樣電流但占空比只在其中一個(gè)時(shí)刻更新通常是谷值。這種策略的時(shí)序峰值中斷采樣電流但不算PI只存數(shù)據(jù)谷值中斷再采樣一次然后用兩次采樣的數(shù)據(jù)可能是平均或者取最新算PI更新占空比。延遲分析從最后一次采樣到更新生效延遲是半個(gè)PWM周期。但由于更新頻率還是每個(gè)PWM周期一次電流環(huán)的等效更新率沒(méi)有提升。DSSU更多用于需要高精度電流反饋但更新率要求不高的場(chǎng)景比如低速大扭矩控制。2.6 四種策略的延遲對(duì)比策略采樣時(shí)刻更新時(shí)刻采樣到更新延遲等效采樣率適用場(chǎng)景SSSU谷值谷值1個(gè)PWM周期1倍PWM頻率低成本、低帶寬需求DSDU峰值谷值峰值谷值0.5個(gè)PWM周期2倍PWM頻率高帶寬、高性能FOCSSDU谷值峰值谷值0.5~1.5個(gè)PWM周期1倍PWM頻率ADC資源受限、中等帶寬DSSU峰值谷值谷值0.5個(gè)PWM周期1倍PWM頻率高精度采樣、低速控制這張表是我在實(shí)際項(xiàng)目中反復(fù)驗(yàn)證過(guò)的。你可以看到DSDU在延遲和采樣率上都是最優(yōu)的但對(duì)硬件和軟件的要求也最高。SSSU最簡(jiǎn)單但延遲最大。SSDU和DSSU是兩種不同方向的折中。3. 電流環(huán)延遲的數(shù)學(xué)推導(dǎo)與帶寬限制3.1 延遲在控制環(huán)路里到底意味著什么在連續(xù)域里電流環(huán)的PI控制器設(shè)計(jì)得很漂亮相位裕度60度帶寬2kHz。但一到數(shù)字域采樣和更新帶來(lái)的延遲就會(huì)引入額外的相位滯后。這個(gè)滯后可以用一個(gè)純延遲環(huán)節(jié)來(lái)近似e^(-sTd)其中Td就是采樣到更新的總延遲。在頻域里純延遲的相位貢獻(xiàn)是 -ωTd。也就是說(shuō)頻率越高相位滯后越大。當(dāng)這個(gè)滯后把相位裕度吃光的時(shí)候系統(tǒng)就開(kāi)始振蕩。我通常用這個(gè)經(jīng)驗(yàn)公式來(lái)估算最大可用帶寬f_bw_max ≈ 1/(4×Td)。比如Td100微秒SSSU10kHz PWMf_bw_max≈2.5kHz。但實(shí)際因?yàn)镻I零點(diǎn)的相位補(bǔ)償和采樣保持效應(yīng)能用到1kHz就不錯(cuò)了。3.2 采樣保持效應(yīng)帶來(lái)的額外延遲除了采樣到更新的傳輸延遲ADC的采樣保持電路本身也會(huì)引入半個(gè)采樣周期的延遲。在DSDU里這個(gè)延遲是0.25個(gè)PWM周期在SSSU里是0.5個(gè)PWM周期。所以總延遲Td_total T_sample_to_update T_sample_hold。以10kHz PWM為例SSSUTd_total 100μs 50μs 150μsDSDUTd_total 50μs 25μs 75μsSSDUTd_total 75μs 50μs 125μs平均DSSUTd_total 50μs 25μs 75μs這個(gè)計(jì)算解釋了為什么DSDU和DSSU的帶寬潛力明顯高于SSSU。但DSSU的更新率沒(méi)提升所以實(shí)際動(dòng)態(tài)響應(yīng)還是不如DSDU。3.3 離散域PI參數(shù)整定與延遲補(bǔ)償在離散域里整定PI參數(shù)時(shí)我習(xí)慣用“延遲補(bǔ)償”的思路先按連續(xù)域算出Kp和Ki然后根據(jù)Td_total對(duì)相位裕度的影響適當(dāng)降低帶寬目標(biāo)或者增加微分項(xiàng)如果用了PID。具體操作在Matlab/Simulink里搭一個(gè)離散電流環(huán)模型把Td_total作為一個(gè)純延遲環(huán)節(jié)加進(jìn)去然后掃頻看相位裕度。如果相位裕度低于45度就把目標(biāo)帶寬降20%再試。實(shí)操心得很多工程師在調(diào)PI時(shí)忽略了這個(gè)延遲結(jié)果在空載時(shí)調(diào)好了一加載就振蕩。其實(shí)就是因?yàn)榧虞d后電流環(huán)的等效增益變了延遲帶來(lái)的相位滯后在更高頻率處開(kāi)始起作用。4. 不同采樣策略下的硬件配置與實(shí)操要點(diǎn)4.1 二電阻采樣與三電阻采樣的時(shí)序約束二電阻采樣和三電阻采樣對(duì)采樣時(shí)刻的要求完全不同。三電阻采樣可以在任意時(shí)刻采樣因?yàn)槿齻€(gè)下橋臂都有采樣電阻總能找到兩個(gè)有效的相電流。但二電阻采樣必須保證在采樣時(shí)刻至少有兩個(gè)下橋臂導(dǎo)通否則無(wú)法重構(gòu)三相電流。這就導(dǎo)致二電阻采樣通常只能在PWM周期的特定時(shí)刻采樣比如谷值或者峰值附近的一個(gè)窗口。如果你用DSDU策略峰值和谷值都要采樣二電阻采樣就需要更復(fù)雜的窗口管理。我實(shí)測(cè)下來(lái)二電阻采樣配SSSU是最穩(wěn)的因?yàn)椴蓸訒r(shí)刻固定窗口容易保證。配DSDU時(shí)峰值采樣窗口經(jīng)常被窄脈沖吃掉導(dǎo)致電流重構(gòu)失敗。這時(shí)候要么加最小脈寬限制要么改用三電阻采樣。4.2 ADC觸發(fā)與PWM同步的配置細(xì)節(jié)在STM32或者類似MCU上ADC觸發(fā)通常由定時(shí)器的TRGO事件驅(qū)動(dòng)。SSSU配置最簡(jiǎn)單定時(shí)器下溢時(shí)觸發(fā)ADCADC轉(zhuǎn)換完成后觸發(fā)中斷中斷里算PI、更新CCR。DSDU需要配置兩個(gè)觸發(fā)點(diǎn)峰值和谷值。STM32的定時(shí)器可以配置兩個(gè)比較事件來(lái)觸發(fā)ADC但要注意ADC的轉(zhuǎn)換時(shí)間必須小于半個(gè)PWM周期否則第二次采樣會(huì)來(lái)不及。我踩過(guò)的坑ADC采樣時(shí)間設(shè)得太長(zhǎng)導(dǎo)致DSDU的第二次采樣在PWM周期結(jié)束前還沒(méi)完成中斷里讀到的是舊數(shù)據(jù)。后來(lái)把采樣時(shí)間從28個(gè)周期降到7個(gè)周期問(wèn)題解決。所以DSDU對(duì)ADC速度有硬性要求采樣時(shí)間必須短。4.3 中斷優(yōu)先級(jí)與計(jì)算時(shí)間的分配DSDU的中斷頻率是PWM頻率的兩倍。10kHz PWM就是20kHz中斷每次中斷里要完成電流采樣、Clarke/Park、PI計(jì)算、反Park、SVPWM、更新CCR。這些計(jì)算必須在半個(gè)PWM周期50微秒內(nèi)完成。我用STM32F4系列實(shí)測(cè)過(guò)主頻168MHz下整個(gè)電流環(huán)計(jì)算大約需要15~20微秒。50微秒的中斷周期是夠的但如果你還加了觀測(cè)器或者速度環(huán)就要小心了。中斷優(yōu)先級(jí)一定要把電流環(huán)設(shè)為最高否則被其他中斷打斷會(huì)導(dǎo)致更新延遲。注意DSDU下如果電流環(huán)中斷被其他高優(yōu)先級(jí)中斷搶占哪怕只延遲幾微秒也會(huì)導(dǎo)致占空比更新錯(cuò)過(guò)最佳時(shí)刻引入額外的相位滯后。5. 常見(jiàn)問(wèn)題與排查技巧實(shí)錄5.1 電流波形振蕩PI怎么調(diào)都不對(duì)這是最典型的問(wèn)題。先別急著調(diào)PI用示波器看電流采樣時(shí)刻和PWM波形的關(guān)系。如果采樣點(diǎn)落在開(kāi)關(guān)噪聲上電流反饋本身就是錯(cuò)的PI再調(diào)也沒(méi)用。排查步驟把PWM占空比固定為50%看電流采樣值是否穩(wěn)定。如果采樣值跳動(dòng)大調(diào)整ADC采樣時(shí)刻避開(kāi)開(kāi)關(guān)沿。檢查采樣窗口是否足夠二電阻采樣時(shí)尤其要注意。我遇到過(guò)好幾次客戶說(shuō)電流環(huán)振蕩結(jié)果一看采樣時(shí)刻正好在開(kāi)關(guān)切換的振鈴上。把采樣點(diǎn)往后挪1微秒波形立刻干凈了。5.2 DSDU下電流重構(gòu)失敗二電阻采樣配DSDU時(shí)峰值采樣經(jīng)常失敗。原因是峰值時(shí)刻占空比接近100%下橋臂導(dǎo)通時(shí)間太短采樣窗口不夠。解決方法加最小脈寬限制保證下橋臂至少導(dǎo)通2微秒。改用三電阻采樣徹底解決窗口問(wèn)題。如果必須用二電阻把DSDU降級(jí)為SSDU只在谷值采樣。5.3 電流環(huán)帶寬上不去動(dòng)態(tài)響應(yīng)慢先算Td_total然后反推理論最大帶寬。如果實(shí)際帶寬遠(yuǎn)低于理論值檢查以下幾點(diǎn)PI輸出是否限幅了限幅會(huì)導(dǎo)致等效增益下降。占空比更新是否真的在中斷里立即生效有些MCU的CCR寄存器有影子寄存器更新時(shí)機(jī)不對(duì)。電流采樣是否有濾波濾波會(huì)引入額外延遲。我一般會(huì)在代碼里加一個(gè)調(diào)試變量記錄每次中斷的采樣值和更新值用串口或者DAC輸出直觀看到延遲。5.4 常見(jiàn)問(wèn)題速查表現(xiàn)象可能原因排查方法解決措施電流振蕩采樣噪聲示波器看采樣時(shí)刻調(diào)整采樣點(diǎn)電流重構(gòu)失敗采樣窗口不足檢查下橋臂導(dǎo)通時(shí)間加最小脈寬或改三電阻帶寬低延遲過(guò)大計(jì)算Td_total改用DSDU更新不及時(shí)中斷被搶占檢查中斷優(yōu)先級(jí)電流環(huán)設(shè)最高優(yōu)先級(jí)低速不穩(wěn)定采樣精度不夠檢查ADC分辨率改用DSSU或過(guò)采樣6. 策略選型與工程落地建議6.1 按應(yīng)用場(chǎng)景選策略如果你做的是低成本風(fēng)機(jī)或者水泵SSSU足夠了PWM頻率10kHz電流環(huán)帶寬500Hz完全能滿足需求。沒(méi)必要上DSDU增加CPU負(fù)擔(dān)和調(diào)試復(fù)雜度。如果你做的是伺服驅(qū)動(dòng)或者高性能PMSM控制DSDU是首選。帶寬可以做到2kHz以上動(dòng)態(tài)響應(yīng)快轉(zhuǎn)矩脈動(dòng)小。但前提是你的MCU性能夠ADC速度夠采樣窗口設(shè)計(jì)合理。SSDU適合ADC資源緊張的場(chǎng)景比如一個(gè)MCU要控多個(gè)電機(jī)ADC通道不夠用。DSSU適合低速大扭矩場(chǎng)景需要高精度電流反饋但更新率要求不高。6.2 代碼實(shí)現(xiàn)的關(guān)鍵細(xì)節(jié)以STM32為例SSSU的代碼框架void TIM1_UP_TIM16_IRQHandler(void) { if (TIM1-SR TIM_SR_UIF) { TIM1-SR ~TIM_SR_UIF; // 觸發(fā)ADC采樣 ADC1-CR2 | ADC_CR2_SWSTART; // 等待轉(zhuǎn)換完成 while (!(ADC1-SR ADC_SR_EOC)); ia ADC1-DR; // Clarke/Park/PI/反Park/SVPWM // 更新CCR TIM1-CCR1 ccr1; TIM1-CCR2 ccr2; TIM1-CCR3 ccr3; } }DSDU需要兩個(gè)中斷入口或者在同一個(gè)中斷里判斷是峰值還是谷值觸發(fā)。我習(xí)慣用定時(shí)器的兩個(gè)比較事件分別觸發(fā)ADCADC轉(zhuǎn)換完成后觸發(fā)DMADMA傳輸完成中斷里做計(jì)算。實(shí)操心得DSDU下ADC用DMA搬運(yùn)數(shù)據(jù)可以省去等待時(shí)間但DMA中斷的優(yōu)先級(jí)也要設(shè)高否則數(shù)據(jù)搬運(yùn)延遲會(huì)影響更新時(shí)刻。6.3 調(diào)試工具與觀測(cè)方法我強(qiáng)烈建議用DAC輸出關(guān)鍵變量比如Iq反饋、Iq給定、占空比更新值。示波器上看這些波形的相位關(guān)系能直觀判斷延遲大小。如果沒(méi)有DAC可以用串口高速輸出但要注意串口帶寬限制。我一般用1Mbps的串口每100微秒發(fā)一幀數(shù)據(jù)基本能還原電流環(huán)的動(dòng)態(tài)。還有一種方法在中斷里翻轉(zhuǎn)一個(gè)GPIO用示波器測(cè)中斷執(zhí)行時(shí)間。這個(gè)時(shí)間必須小于半個(gè)PWM周期否則DSDU會(huì)出問(wèn)題。6.4 從SSSU升級(jí)到DSDU的遷移路徑如果你現(xiàn)在用SSSU想升級(jí)到DSDU按這個(gè)順序來(lái)確認(rèn)MCU主頻和ADC速度夠用。配置定時(shí)器雙觸發(fā)ADC雙采樣。把電流環(huán)中斷頻率翻倍重新整定PI參數(shù)。檢查采樣窗口必要時(shí)加最小脈寬限制。用示波器驗(yàn)證電流波形和延遲。不要一步到位先在一個(gè)電機(jī)上驗(yàn)證再推廣到其他型號(hào)。我見(jiàn)過(guò)有人直接改代碼結(jié)果采樣窗口沖突燒了功率管。7. 個(gè)人實(shí)操體會(huì)與后續(xù)擴(kuò)展方向我在多個(gè)PMSM和BLDC項(xiàng)目里反復(fù)對(duì)比過(guò)這四種策略。最深的體會(huì)是延遲是電流環(huán)的隱形殺手。很多工程師把大量時(shí)間花在觀測(cè)器和速度環(huán)上卻忽略了電流環(huán)本身的時(shí)序問(wèn)題。結(jié)果就是觀測(cè)器算得再準(zhǔn)電流環(huán)跟不上整體性能還是上不去。DSDU是我目前用得最多的策略但它對(duì)硬件的要求確實(shí)高。如果你的MCU只有12位ADC、采樣時(shí)間又長(zhǎng)強(qiáng)行上DSDU反而會(huì)引入更多噪聲。這時(shí)候SSDU或者DSSU可能是更務(wù)實(shí)的選擇。后續(xù)如果想進(jìn)一步降低延遲可以考慮用更高PWM頻率比如20kHz但開(kāi)關(guān)損耗會(huì)增加。用FPGA做電流環(huán)把計(jì)算延遲壓到納秒級(jí)。用預(yù)測(cè)控制替代PI提前一拍計(jì)算占空比。這些方向我都試過(guò)一些FPGA方案效果最好但成本高預(yù)測(cè)控制對(duì)模型精度要求高。對(duì)于大多數(shù)工業(yè)應(yīng)用把DSDU用好電流環(huán)帶寬做到2kHz已經(jīng)能覆蓋90%的需求了。最后分享一個(gè)小技巧在調(diào)試初期把電流環(huán)給定設(shè)成方波看反饋的上升時(shí)間和超調(diào)量。這個(gè)比掃頻更直觀也更容易發(fā)現(xiàn)延遲問(wèn)題。如果上升時(shí)間明顯大于理論值先查時(shí)序再查PI。