1. 項(xiàng)目概述從“電源噪聲”到“芯片靜音”的關(guān)鍵一步在任何一個(gè)電子系統(tǒng)里電源就像是整個(gè)系統(tǒng)的“血液系統(tǒng)”。我們總希望供給芯片的電壓是純凈、穩(wěn)定的直流就像我們希望血液里沒有雜質(zhì)一樣。但現(xiàn)實(shí)很骨感無(wú)論是開關(guān)電源DC-DC的開關(guān)噪聲還是線性穩(wěn)壓器LDO自身的熱噪聲亦或是板上其他高速數(shù)字電路比如CPU、DDR工作時(shí)產(chǎn)生的瞬態(tài)電流在電源路徑阻抗上形成的壓降都會(huì)讓這個(gè)“直流”上疊加各種頻率的“紋波”或“噪聲”。這些不干凈的成分如果直接灌進(jìn)芯片的模擬電路、射頻前端或者高精度ADC的供電引腳輕則導(dǎo)致信號(hào)信噪比下降、測(cè)量精度失準(zhǔn)重則引起系統(tǒng)邏輯誤判、通信中斷。而PSRR這個(gè)常被寫在芯片數(shù)據(jù)手冊(cè)顯眼位置卻又容易被新手工程師忽略的參數(shù)正是衡量一顆芯片能否在這種“嘈雜”的電源環(huán)境下保持“內(nèi)心平靜”、穩(wěn)定工作的核心能力指標(biāo)。簡(jiǎn)單來(lái)說(shuō)電源紋波抑制比描述的是當(dāng)芯片的電源引腳上存在一個(gè)特定頻率的交流擾動(dòng)紋波時(shí)芯片內(nèi)部電路通常是其輸出如運(yùn)放的輸出電壓、LDO的輸出電壓、ADC的轉(zhuǎn)換結(jié)果等對(duì)這個(gè)擾動(dòng)的抑制能力。它是一個(gè)比值通常用分貝dB表示數(shù)值越大說(shuō)明芯片對(duì)電源噪聲的免疫力越強(qiáng)。理解PSRR不僅僅是讀懂?dāng)?shù)據(jù)手冊(cè)上的一個(gè)曲線圖更是進(jìn)行穩(wěn)健電源設(shè)計(jì)、排查疑難雜癥比如系統(tǒng)底噪莫名增高、ADC讀數(shù)跳動(dòng)的必備技能。無(wú)論你是正在選型的硬件工程師、進(jìn)行仿真的IC設(shè)計(jì)者還是深入測(cè)試的驗(yàn)證人員吃透PSRR都能讓你在設(shè)計(jì)時(shí)更有底氣在調(diào)試時(shí)更快定位問題。2. PSRR的核心原理與深度解析2.1 PSRR的定義與數(shù)學(xué)表達(dá)PSRR的全稱是Power Supply Rejection Ratio中文常譯為電源抑制比或電源紋波抑制比。其定義非常直接芯片輸出端的變化量與電源輸入端的變化量之比再取對(duì)數(shù)。通常我們關(guān)注的是交流小信號(hào)情況下的抑制能力。對(duì)于運(yùn)算放大器、線性穩(wěn)壓器等器件PSRR最常用的定義是PSRR(f) 20 * log10(ΔVdd / ΔVout)其中ΔVdd是施加在電源引腳上的交流紋波電壓的幅度。ΔVout是由于該電源紋波引起的輸出端電壓變化的幅度。(f)強(qiáng)調(diào)PSRR是頻率的函數(shù)不同頻率的噪聲芯片的抑制能力天差地別。舉個(gè)例子如果我們?cè)谀愁w運(yùn)放的Vcc引腳注入一個(gè)幅度為100mV、頻率為1kHz的正弦紋波測(cè)量其輸出端產(chǎn)生的同頻紋波幅度為1mV。那么這顆運(yùn)放在1kHz頻率下的PSRR就是20*log10(100mV / 1mV) 40 dB。這意味著電源上的噪聲被衰減了100倍40dB對(duì)應(yīng)100倍電壓比才傳遞到輸出。注意這個(gè)定義是“正向”的即“電源擾動(dòng)導(dǎo)致輸出擾動(dòng)”。有些數(shù)據(jù)手冊(cè)特別是關(guān)于基準(zhǔn)電壓源Voltage Reference的可能會(huì)使用“反向”定義PSRR 20*log10(ΔVout / ΔVdd)此時(shí)數(shù)值為負(fù)且絕對(duì)值越大抑制越好。閱讀手冊(cè)時(shí)務(wù)必看清其定義和坐標(biāo)軸標(biāo)注。2.2 PSRR的頻率特性一張揭示芯片“聽覺”范圍的圖譜PSRR不是一個(gè)固定值這是理解它的關(guān)鍵。幾乎所有芯片的PSRR都隨頻率升高而惡化。我們可以把PSRR隨頻率變化的曲線圖想象成芯片的“噪聲聽覺頻譜”。低頻段通常10Hz到幾百HzPSRR通常很高可能達(dá)到80dB甚至120dB以上。這意味著芯片對(duì)電源上的低頻波動(dòng)如工頻干擾、溫度漂移引起的緩慢變化有極強(qiáng)的抑制能力。這部分性能主要依賴于芯片內(nèi)部電路本身的共模抑制能力、反饋環(huán)路的直流增益。中頻段幾百Hz到幾十kHzPSRR開始以大約-20dB/十倍頻程的斜率下降。這個(gè)階段內(nèi)部補(bǔ)償電容、寄生電容的影響開始顯現(xiàn)環(huán)路增益隨頻率升高而降低抑制能力隨之減弱。高頻段100kHzPSRR會(huì)急劇下降在1MHz到10MHz區(qū)域可能降至0dB甚至更低負(fù)值意味著噪聲被放大。在這個(gè)頻段電源噪聲幾乎可以無(wú)衰減地、甚至通過內(nèi)部寄生路徑耦合到輸出。此時(shí)芯片內(nèi)部的電路布局、引線鍵合電感、封裝寄生參數(shù)成為了主導(dǎo)因素。為什么高頻PSRR會(huì)變差甚至為負(fù)想象一下高頻噪聲信號(hào)波長(zhǎng)很短它不再老老實(shí)實(shí)走我們?cè)O(shè)計(jì)的電源路徑。它會(huì)通過芯片內(nèi)部晶體管極間電容、電源與地平面之間的寄生電容以及封裝引腳間的耦合直接“竄”到敏感的信號(hào)節(jié)點(diǎn)上。這種“容性耦合”或“感性耦合”路徑是反饋環(huán)路無(wú)法校正的因此PSRR會(huì)失效。更糟糕的是某些內(nèi)部節(jié)點(diǎn)可能在高頻下形成諧振反而放大了特定頻率的噪聲。2.3 影響PSRR的關(guān)鍵因素從晶體管到封裝內(nèi)部電路架構(gòu)這是根本。一個(gè)精心設(shè)計(jì)的帶隙基準(zhǔn)源其核心電路的對(duì)稱性和反饋深度直接決定了低頻PSRR。運(yùn)放的輸入級(jí)差分對(duì)匹配度、電流鏡的精度都影響其共模抑制比CMRR而PSRR在低頻下往往與CMRR強(qiáng)相關(guān)。環(huán)路增益與帶寬對(duì)于LDO或任何帶反饋的電路開環(huán)增益越高對(duì)電源擾動(dòng)的糾正能力越強(qiáng)低頻PSRR越好。增益帶寬積GBW則決定了PSRR開始下降的拐點(diǎn)頻率。GBW越大PSRR保持高值的頻率范圍越寬。內(nèi)部補(bǔ)償與頻率響應(yīng)補(bǔ)償網(wǎng)絡(luò)的設(shè)計(jì)決定了環(huán)路的穩(wěn)定性也塑造了PSRR曲線的形狀。為了穩(wěn)定性而引入的主極點(diǎn)往往是導(dǎo)致PSRR在中頻段開始下降的主要原因。寄生參數(shù)片上寄生電源線到敏感信號(hào)線的寄生電容、襯底耦合等。封裝寄生鍵合線電感、引腳間電容、封裝內(nèi)的電源/地環(huán)路電感。這些是高頻PSRR的“殺手”。一個(gè)封裝不良的芯片其高頻PSRR可能比裸片測(cè)試結(jié)果差幾十個(gè)dB。外部條件負(fù)載電流對(duì)于LDOPSRR會(huì)隨著負(fù)載電流變化而變化通常在中等負(fù)載時(shí)最佳輕載和重載時(shí)都可能變差。輸入輸出電壓差對(duì)于LDO壓差Dropout Voltage裕量越大調(diào)整管工作在線性區(qū)越充分PSRR通常越好。外部旁路電容這是工程師最能發(fā)揮主觀能動(dòng)性的地方。在電源引腳附近放置合適的去耦電容可以極大地改善高頻段的PSRR。3. PSRR的測(cè)量方法與實(shí)戰(zhàn)要點(diǎn)紙上得來(lái)終覺淺絕知此事要躬行。數(shù)據(jù)手冊(cè)上的PSRR曲線是在特定條件下測(cè)得的你的實(shí)際應(yīng)用環(huán)境可能完全不同。因此掌握測(cè)量方法至關(guān)重要。3.1 經(jīng)典測(cè)量方案搭建最常用的方法是“注入法”。你需要以下設(shè)備網(wǎng)絡(luò)分析儀或頻譜分析儀跟蹤源這是最精確的方法。網(wǎng)絡(luò)分析儀的端口1輸出一個(gè)掃頻正弦波作為擾動(dòng)信號(hào)通過一個(gè)注入網(wǎng)絡(luò)加到直流電源上。直流電源提供芯片工作的靜態(tài)偏置電壓。注入網(wǎng)絡(luò)耦合網(wǎng)絡(luò)這是關(guān)鍵。它需要將交流擾動(dòng)信號(hào)耦合到直流電源路徑上同時(shí)阻止直流電源對(duì)信號(hào)源造成損壞。通常是一個(gè)串聯(lián)的大電容隔直通交或一個(gè)變壓器。被測(cè)器件DUT及測(cè)試板一個(gè)精心布局的評(píng)估板電源去耦電容要便于斷開或調(diào)整?；具B接步驟將直流電源設(shè)置為芯片的額定工作電壓如5V。構(gòu)建注入網(wǎng)絡(luò)。一個(gè)簡(jiǎn)單可靠的方案是使用一個(gè)10-100uF的電解電容或鉭電容與一個(gè)50Ω電阻串聯(lián)。網(wǎng)絡(luò)分析儀的端口1通過這個(gè)RC網(wǎng)絡(luò)注入到直流電源的輸出端。電容隔直電阻用于匹配和限流。直流電源的輸出端已疊加交流擾動(dòng)連接到DUT的電源引腳。網(wǎng)絡(luò)分析儀的端口2連接到DUT的輸出端測(cè)量輸出端的交流響應(yīng)。設(shè)置網(wǎng)絡(luò)分析儀進(jìn)行S21傳輸參數(shù)測(cè)量或更直接的使用“比率”測(cè)量功能測(cè)量Vout/Vin。這樣直接得到的幅頻響應(yīng)曲線就是PSRR(f)曲線需注意符號(hào)通常取反即為PSRR正值。3.2 實(shí)操中的“坑”與技巧坑1注入網(wǎng)絡(luò)引入的誤差。那個(gè)串聯(lián)的隔直電容本身就有頻率響應(yīng)。在低頻段如100Hz大電容的阻抗可能還不夠低導(dǎo)致注入的擾動(dòng)信號(hào)幅度嚴(yán)重衰減測(cè)出的PSRR虛高。技巧在測(cè)試低頻點(diǎn)時(shí)可以換用更大容值的電容或者直接使用帶有直流偏置輸入功能的網(wǎng)絡(luò)分析儀省去外部耦合電容?？?測(cè)量設(shè)備的底噪和動(dòng)態(tài)范圍。當(dāng)PSRR很高時(shí)如100dB輸出端的噪聲信號(hào)可能已經(jīng)接近分析儀的本底噪聲。技巧提高注入信號(hào)的幅度但注意不要使芯片進(jìn)入非線性區(qū)使用平均功能來(lái)降低隨機(jī)噪聲的影響?？?測(cè)試板布局的災(zāi)難。糟糕的PCB布局會(huì)引入額外的寄生電感和耦合完全扭曲測(cè)量結(jié)果。技巧使用獨(dú)立的、干凈的電源層和地層。注入點(diǎn)和DUT電源引腳之間的走線盡可能短而粗。將DUT的輸出測(cè)量點(diǎn)用同軸電纜直接引出避免長(zhǎng)引線引入干擾。最關(guān)鍵的一點(diǎn)在測(cè)量高頻PSRR時(shí)務(wù)必考慮是否要保留芯片電源引腳附近的典型去耦電容。如果你想測(cè)量芯片“本身”的PSRR可以移除這些電容如果你想評(píng)估“芯片典型去耦”整個(gè)系統(tǒng)的表現(xiàn)則需保留。這必須在報(bào)告中明確說(shuō)明?？?直流偏置的影響。PSRR可能隨直流工作點(diǎn)變化。技巧測(cè)量應(yīng)在芯片的典型工作條件下進(jìn)行如額定電壓、半載電流并記錄這些條件。個(gè)人心得對(duì)于沒有網(wǎng)絡(luò)分析儀的情況可以用“信號(hào)發(fā)生器示波器”的土辦法。信號(hào)發(fā)生器產(chǎn)生單頻正弦波作為擾動(dòng)通過注入網(wǎng)絡(luò)疊加到直流電源上。用示波器兩個(gè)通道分別測(cè)量電源引腳處的擾動(dòng)幅度Ch1和輸出端的殘余擾動(dòng)幅度Ch2利用示波器的數(shù)學(xué)運(yùn)算功能計(jì)算比值再手動(dòng)換算成dB。這個(gè)方法費(fèi)時(shí)費(fèi)力且精度和頻率范圍有限但用于關(guān)鍵頻點(diǎn)比如你系統(tǒng)中開關(guān)電源的開關(guān)頻率的快速驗(yàn)證是可行的。4. PSRR在芯片設(shè)計(jì)與選型中的核心應(yīng)用理解了PSRR是什么以及如何測(cè)量最終目的是為了用好它。這體現(xiàn)在芯片設(shè)計(jì)和系統(tǒng)設(shè)計(jì)兩個(gè)層面。4.1 對(duì)于IC設(shè)計(jì)者如何優(yōu)化PSRR如果你是芯片設(shè)計(jì)師PSRR是你電路性能清單上的重要一項(xiàng)。優(yōu)化方向明確提升低頻PSRR核心在于提高內(nèi)部關(guān)鍵模塊如帶隙基準(zhǔn)、誤差放大器的電源抑制能力。采用共源共柵Cascode結(jié)構(gòu)、增加增益級(jí)、使用高阻抗負(fù)載都是有效手段。確保反饋環(huán)路在低頻下有極高的開環(huán)增益。拓展高PSRR的頻帶這需要提高環(huán)路的單位增益帶寬UGBW。在保證相位裕度的前提下采用更先進(jìn)的補(bǔ)償技術(shù)如前饋補(bǔ)償、米勒補(bǔ)償配合零點(diǎn)補(bǔ)償來(lái)拓展帶寬。壓制高頻PSRR惡化版圖隔離將模擬電源域和數(shù)字電源域物理上分開使用保護(hù)環(huán)Guard Ring隔離噪聲。片上解耦在芯片內(nèi)部電源和地之間直接集成MOM金屬-氧化物-金屬電容或MOS電容為高頻噪聲提供最短的泄放路徑。多電源引腳為模擬核心和輸出級(jí)分別提供獨(dú)立的電源引腳AVDD, DVDD從封裝層面隔離噪聲。選用低寄生封裝如QFN、BGA封裝比傳統(tǒng)的SOP、DIP具有更低的引線電感和更好的電源/地分布。4.2 對(duì)于系統(tǒng)應(yīng)用工程師如何根據(jù)PSRR選型與設(shè)計(jì)當(dāng)你為你的項(xiàng)目選擇一顆LDO給ADC供電或者選擇一顆運(yùn)放做傳感器信號(hào)調(diào)理時(shí)PSRR數(shù)據(jù)手冊(cè)該怎么看對(duì)標(biāo)噪聲頻率首先分析你系統(tǒng)中最主要的電源噪聲來(lái)源及其頻率。如果是50Hz工頻干擾看低頻PSRR如100Hz。如果是開關(guān)電源的開關(guān)噪聲幾十kHz到幾MHz重點(diǎn)看對(duì)應(yīng)頻點(diǎn)的PSRR。如果是數(shù)字電路如MCU、FPGA產(chǎn)生的寬帶噪聲需要關(guān)注PSRR在整個(gè)頻帶內(nèi)的整體水平特別是1MHz以后的頻段。建立系統(tǒng)噪聲預(yù)算這是一個(gè)定量分析過程。步驟一估算或測(cè)量你的電源網(wǎng)絡(luò)在關(guān)鍵頻點(diǎn)上的噪聲幅度V_noise_ps。步驟二從芯片數(shù)據(jù)手冊(cè)中找到對(duì)應(yīng)頻點(diǎn)的PSRR值換算成衰減倍數(shù)A 10^(PSRR/20)。步驟三計(jì)算傳遞到芯片輸出的噪聲V_noise_out V_noise_ps / A。步驟四判斷V_noise_out是否在你的系統(tǒng)可接受范圍內(nèi)例如要小于ADC的1個(gè)LSB對(duì)應(yīng)的電壓或小于信號(hào)最小分辨率的1/10。舉例為一個(gè)16位ADC參考電壓2.5V1LSB≈38μV供電。電源上存在一個(gè)300kHz、幅度為10mV的開關(guān)噪聲。候選LDO在300kHz的PSRR為45dB。衰減倍數(shù)A 10^(45/20) ≈ 177.8輸出噪聲V_noise_out 10mV / 177.8 ≈ 56.2μV56.2μV 38μV這意味著該噪聲本身就可能引起ADC輸出碼的1-2個(gè)LSB的跳動(dòng)。如果系統(tǒng)要求極高精度這個(gè)LDO在此頻點(diǎn)的PSRR可能不夠需要考慮選擇PSRR更高如60dB以上的型號(hào)或者在前級(jí)增加一個(gè)LC濾波器進(jìn)一步衰減該頻率噪聲。活用外部去耦電容數(shù)據(jù)手冊(cè)的PSRR曲線通常是在特定外部電容條件下測(cè)得的。你可以通過優(yōu)化外部去耦網(wǎng)絡(luò)來(lái)“定制”PSRR曲線。大容量電解/鉭電容10-100μF主要對(duì)付低頻噪聲維持低頻段電源穩(wěn)定。陶瓷電容0.1μF, 0.01μF針對(duì)中高頻噪聲幾百kHz到幾十MHz。多個(gè)不同容值的陶瓷電容并聯(lián)可以覆蓋更寬的頻段因?yàn)椴煌葜档碾娙萜渥灾C振頻率不同。超小容量陶瓷電容幾十pF用于抑制超高頻噪聲100MHz。布局鐵律小電容必須盡可能靠近芯片的電源和地引腳走線短而粗否則引線電感會(huì)使其在高頻下失效。5. 典型問題排查與PSRR實(shí)戰(zhàn)案例理論聯(lián)系實(shí)際我們來(lái)看幾個(gè)PSRR沒處理好導(dǎo)致的典型問題及解決思路。5.1 案例一高精度ADC讀數(shù)周期性跳動(dòng)現(xiàn)象一個(gè)24位Σ-Δ ADC用于測(cè)量微弱直流信號(hào)讀數(shù)總在最低幾位不停跳動(dòng)跳動(dòng)頻率約150kHz。系統(tǒng)使用一個(gè)開關(guān)頻率為150kHz的DC-DC降壓芯片為模擬部分供電后級(jí)跟了一個(gè)PSRR不錯(cuò)的LDO。排查用示波器查看LDO輸出端直流很穩(wěn)但能看到殘留的150kHz紋波幅度約200μV。查閱ADC數(shù)據(jù)手冊(cè)其模擬電源AVDD引腳在150kHz的PSRR為70dB。計(jì)算A10^(70/20)3162。這意味著如果AVDD上有200μV噪聲傳遞到ADC內(nèi)部的噪聲僅為200μV/3162≈0.063μV遠(yuǎn)小于1個(gè)LSB對(duì)于5V參考24位ADC的1LSB約0.3μV理論上不應(yīng)造成明顯跳動(dòng)。問題可能不在AVDD。轉(zhuǎn)而檢查ADC的**基準(zhǔn)電壓VREF**引腳。基準(zhǔn)源通常由同一個(gè)LDO供電。測(cè)量基準(zhǔn)芯片輸入端的紋波同樣是200μV。查閱基準(zhǔn)源芯片手冊(cè)其在150kHz的PSRR只有50dBA≈316。那么傳遞到基準(zhǔn)輸出的噪聲為200μV/316≈0.63μV。這個(gè)0.63μV的基準(zhǔn)噪聲會(huì)直接比例放大到ADC的整個(gè)量程。對(duì)于5V量程它導(dǎo)致的誤差折合到ADC碼值上就會(huì)產(chǎn)生數(shù)個(gè)LSB的跳動(dòng)。解決在基準(zhǔn)電壓芯片的輸入引腳處增加一個(gè)LC濾波器如一個(gè)10Ω電阻串聯(lián)一個(gè)10μF陶瓷電容專門針對(duì)150kHz頻率進(jìn)行衰減。實(shí)測(cè)將輸入紋波從200μV降至20μV以下ADC讀數(shù)立刻穩(wěn)定下來(lái)。教訓(xùn)在高精度系統(tǒng)中不僅要關(guān)注主芯片的PSRR更要關(guān)注基準(zhǔn)電壓源的PSRR它往往是噪聲傳遞的短板。5.2 案例二運(yùn)放放大電路輸出出現(xiàn)神秘高頻毛刺現(xiàn)象一個(gè)用于放大麥克風(fēng)信號(hào)的同相放大電路增益100倍輸出在安靜時(shí)有隨機(jī)的高頻毛刺。電路由干凈的線性實(shí)驗(yàn)室電源供電。排查起初懷疑是電路自激或布局問題但檢查反饋網(wǎng)絡(luò)和布局均未發(fā)現(xiàn)明顯異常。用近場(chǎng)探頭探測(cè)發(fā)現(xiàn)當(dāng)手靠近電路板上的微控制器MCU時(shí)毛刺增多。懷疑是MCU的數(shù)字噪聲通過空間輻射耦合到了運(yùn)放的輸入端或電源。用示波器AC耦合檔仔細(xì)觀察運(yùn)放正負(fù)電源引腳±5V。在MCU執(zhí)行密集運(yùn)算時(shí)在電源引腳上觀察到了幅度約數(shù)mV、頻率高達(dá)數(shù)十MHz的快速尖峰。查閱該運(yùn)放數(shù)據(jù)手冊(cè)其在10MHz以上的PSRR已經(jīng)下降到10dB左右A≈3。這意味著電源上幾mV的尖峰幾乎可以原封不動(dòng)地甚至被放大出現(xiàn)在輸出端再經(jīng)過100倍增益放大就成了明顯的毛刺。解決加強(qiáng)電源濾波在運(yùn)放的每個(gè)電源引腳到地之間并聯(lián)一個(gè)0.1μF和一個(gè)1nF的陶瓷電容且必須緊貼引腳放置。1nF的小電容對(duì)抑制數(shù)十MHz的噪聲至關(guān)重要。電源隔離為模擬運(yùn)放電路使用獨(dú)立的LDO供電與數(shù)字MCU的電源在源頭分開。布局優(yōu)化縮短運(yùn)放輸入端的走線并用地線包圍減少拾取空間噪聲的面積。教訓(xùn)對(duì)于高速或高增益運(yùn)放高頻PSRR往往比低頻PSRR更重要。數(shù)字電路的開關(guān)噪聲頻譜很寬必須用緊貼引腳的小容量去耦電容來(lái)應(yīng)對(duì)。5.3 PSRR相關(guān)常見問題速查表問題現(xiàn)象可能原因排查思路與解決方向ADC/DAC的精度達(dá)不到標(biāo)稱值讀數(shù)跳動(dòng)大1. 基準(zhǔn)電壓源PSRR不足電源噪聲調(diào)制了基準(zhǔn)。2. 模擬電源PSRR不足噪聲直接進(jìn)入信號(hào)鏈。1. 測(cè)量基準(zhǔn)源輸入/輸出端的紋波。2. 為基準(zhǔn)源增加RC/LC濾波。3. 選用PSRR更高的基準(zhǔn)源或LDO。4. 檢查模擬電源去耦電容是否齊全、布局是否合理。運(yùn)放電路輸出有固定頻率的周期性噪聲電源噪聲頻率與系統(tǒng)中某個(gè)開關(guān)頻率DC-DC、PWM等吻合且運(yùn)放在該頻點(diǎn)PSRR不足。1. 用示波器查看運(yùn)放電源引腳上的噪聲頻率和幅度。2. 計(jì)算噪聲經(jīng)過運(yùn)放PSRR衰減后是否仍在輸出端可見。3. 在電源路徑上增加針對(duì)該頻率的濾波器如LC陷波器。4. 考慮更換在該頻點(diǎn)PSRR更高的運(yùn)放。音頻功放或CODEC出現(xiàn)“嘶嘶”白噪聲或“嗡嗡”聲1. “嗡嗡”聲50/100Hz工頻干擾低頻PSRR不足或接地不良。2. “嘶嘶”聲寬帶噪聲高頻PSRR不足或去耦不良。1. 檢查電源變壓器屏蔽、整流濾波。2. 在模擬電源入口增加大容量電解電容。3. 在芯片電源引腳增加0.1μF和0.01μF陶瓷電容并聯(lián)。4. 優(yōu)化地線布局采用星型接地或單點(diǎn)接地。無(wú)線通信模塊如Wi-Fi、藍(lán)牙靈敏度下降誤碼率高電源噪聲特別是數(shù)字部分噪聲通過較差的PSRR耦合到射頻電路的VCO或PA電源導(dǎo)致相位噪聲惡化。1. 使用頻譜分析儀觀察射頻電源線上的噪聲頻譜。2. 為射頻模塊的模擬和數(shù)字電源分別供電并使用磁珠或π型濾波器隔離。3. 確保射頻部分電源引腳的去耦電容嚴(yán)格按照手冊(cè)要求使用高頻特性好的電容。系統(tǒng)在特定操作如LCD刷新、電機(jī)啟動(dòng)時(shí)出現(xiàn)異常復(fù)位或誤動(dòng)作大電流瞬態(tài)變化導(dǎo)致電源電壓瞬間跌落Load Dump某些芯片如MCU、復(fù)位IC的PSRR不足以應(yīng)對(duì)這種低頻大幅擾動(dòng)。1. 用示波器監(jiān)控關(guān)鍵芯片電源引腳在瞬態(tài)事件時(shí)的電壓波形。2. 增加電源路徑的儲(chǔ)能電容大容量電解電容。3. 在敏感芯片電源前端增加TVS或大電流穩(wěn)壓二極管進(jìn)行鉗位保護(hù)。理解并善用PSRR是區(qū)分普通電子愛好者和專業(yè)硬件工程師的一道分水嶺。它要求我們不僅看到電路的靜態(tài)工作點(diǎn)更要?jiǎng)討B(tài)地、在頻域里去思考電源與信號(hào)之間的相互作用。下次當(dāng)你打開一份芯片數(shù)據(jù)手冊(cè)時(shí)別只盯著增益、帶寬和價(jià)格花一分鐘看看它的PSRR曲線想想你的電源環(huán)境也許就能提前避免一個(gè)熬夜調(diào)試的夜晚。在實(shí)際項(xiàng)目中我習(xí)慣為系統(tǒng)中每一個(gè)關(guān)鍵模擬器件建立一個(gè)簡(jiǎn)單的“噪聲傳遞”模型從源頭估算噪聲結(jié)合各環(huán)節(jié)的PSRR預(yù)估最終輸出端的噪聲水平這能在設(shè)計(jì)初期就發(fā)現(xiàn)潛在的兼容性問題。記住干凈的電源不是偶然得來(lái)的而是通過對(duì)PSRR這類參數(shù)的理解和嚴(yán)謹(jǐn)設(shè)計(jì)換來(lái)的。